SEMICONDUCTOR MEMORY DEVICE AND DEFECTIVE-MEMORY-CELL RELIEF CIRCUIT

Patent number:

JP7093990

Publication date:

1995-04-07

Inventor:

SUKEGAWA SHUNICHI; others: 01

Applicant:

TEXAS INSTR JAPAN LTD; others: 01

Classification:

- international:

G11C29/00; H01L21/82; H01L21/8242; H01L27/108

- european:

Application number: JP19920207333 19920710


Priority number(s):

View INPADOC patent family

Abstract of JP7093990

PURPOSE:To output a redundant-address coincidence signal stably and at high speed and to reduce an area occupied by a chip by a method wherein a redundant-address detection circuit and an redundant-address decoder which is provided with a redundant-address coincidence and noncoincidence signal generation function are installed.

CONSTITUTION: Fuse decoders inside redundant-address decoders which are connected in common to a signal for an inverter generate a coincidence signal by judging that FUSEs 0-0, 0-1 are contents of a programmed address and of an address bus, or they judge that both are not coincident. An address- coincidence-signal generation circuit is composed of transistors 219 to 223 and of an inverter 226, and an address-noncoincidence-signal generation circuit is composed of a NAND logic gate 225. When an address coincidence signal RREN0 judges that both fuse decoders 0-0, 0-1 noncoincident by responding to an address signal input, its logic state is shifted from a high level to a low level. When any one of the fuse decoders generates a coincidence signal, the logic state is not changed.



S PAGE BLANK (USPTO)

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平7-93990

(43)公開日 平成7年(1995)4月7日


技術表示箇所 FΙ 庁内整理番号 識別記号 (51) Int.Cl.6 301 B 6866-5L G11C 29/00 H 0 1 L 21/82 21/8242 H01L 21/82 8122 - 4M325 T 27/ 10 7210-4M 審査請求 未請求 請求項の数2 FD (全 19 頁) 最終頁に続く (71)出願人 390020248 (21)出願番号 特願平4-207333 日本テキサス・インスツルメンツ株式会社 東京都港区北青山3丁目6番12号 青山富 平成4年(1992)7月10日 (22)出願日 士ピル (71)出願人 000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地 (72)発明者 助川 俊一 茨城県稲敷郡美浦村木原2355番地 日本テ キサス・インスツルメンツ株式会社内 (72)発明者 佐伯 哲也

(54)【発明の名称】 半導体メモリ装置及び欠陥メモリセル救済回路

(57)【要約】

【目的】 ビット不良の欠陥メモリの冗長度を高め、冗 長アドレスデコーダのチップ占有面積を最小にし、よっ て廉価な半導体メモリ装置を提供する。

【構成】 アドレスパスに共通接続され、相互に異なる アドレスをプログラムされた複数のフューズデコーダを 設け、両デコーダ出力の一致若しくは不一致を検地して 冗長アドレス一致信号を発生させる冗長アドレスデコー ダを設け、ビット不良の欠陥メモリを効率よく救済す る。



東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(74)代理人 弁理士 佐々木 聖孝

【特許請求の範囲】

【請求項1】 行及び列のメモリアドレス信号を受け所 定のメモリセルにアクセスし、且つ不良メモリセルを置 換させる冗長機構を有する半導体メモリ装置であって、 アドレスパス、冗長メモリアレイ、メモリアレイ、メモ リアレイ選択手段、行又は列線選択手段、冗長アドレス 一致信号発生手段、プログラム可能なフューズデコーダ を含む上記冗長機構と、選択されたメモリアレイ群の一 方の行又は列アドレスにプログラムされる第1のフュー ズデコーダ段、選択されたメモリアレイ群の他方の行又 10 は列アドレスにプログラムされる第2のフューズデコー ダ段、該第1と第2のフューズデコーダ段に接続される 冗長アドレス検知手段及び該冗長アドレス検知手段の出 力に応答して上記メモリアレイ選択手段を無効にすると 共に、上記冗長メモリアレイ選択手段を有効にする上記 冗長アドレス一致信号発生手段と、を含む上記半導体メ モリ装置。

【請求項2】 行及び列のメモリアドレス信号を受け所 定のメモリセルにアクセスする半導体メモリ装置の不良 メモリセルを置換させる冗長機構を起動させる方法であ って、

- (a) 外部アドレス受けてプログラムされた冗長アドレスを検知してアドレス一致信号を出力し、
- (b) 該外部アドレスを受けてプログラムされた冗長 アドレスでないことを検知してアドレス不一致信号を出 カし、
- (c) 上記アドレス一致信号と不一致信号の排他的論理和演算結果の論理信号に応答して冗長行グループを付勢すると共に不良行グループを無効とし、
- (d) 該外部アドレスに応答して選択された上記冗長 30 行グループ内の1つの行線を付勢すると共に他の行線を 無効とする、ことを含む前記冗長機構を起動する方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は集積回路に関し、より詳細には半導体基板内に形成された集積回路デバイス、例えばダイナミックランダムアクセスメモリ等のメモリデバイスに関する。

[0002]

【従来の技術】ダイナミックランダムアクセスメモリ 40 (DRAM) 型の大規模集積回路半導体装置の発展はよく知られている。例えば、ラオの米国特許第4、055、444号に示されている16KDRAMからマケルロイの米国特許第4、658、377号に示されている1MDRAMへ、更に4M及び16MDRAMへと長年にわたって発展してきている。単一メモリチップ上に6千4百万個以上のメモリセル及びその周辺回路が集積されている64MDRAMは現在試作段階にあり次世代DRAMとして量産が予定されている。現在64MDRAM型の超大規模集積回路(ULSI)半導体メモリデバ 50

イスの設計において、設計者は様々な問題に直面している。例えば、一つの関心事はメモリセルの欠陥を無くすことである。クオの米国特許第4、240、092号に開示されているプレーナコンデンサセル及びパグリ等の米国特許第4、721、987号に開示されているトレンチコンデンサセルのように、超大規模DRAMの開発はメモリセルジオメトリの低減により促進されてきたが、64MDRAM以上の高集積を達成するには極端に小さなジオメトリを具体的にはサブマイクロン(百万分の1メートル以下)技術を使用して製造する為に、将来的な縮小寸法は従来製造工程において問題とならなかった粒子が回路の欠陥や不良デパイスが増大する原因となるに至った。

2

【0003】図1について説明すると、64MDRAM と呼ぶ64メガピットダイナミックランダムアクセスメ モリチップを示す。このチップは8メガピットに8等分 されたメモリ象限に仕切られている。この8等分メモリ 象限は各々8個の1Mビットメモリブロックを含んでい る。各メモリプロックは512Kピットに2分割された 構成である。列デコーダ (C. dec) が、チップを上 からみて縦方向に延びる軸線に沿って各メモリ象限の中 央に配置されている。行デコーダ (R. dec) が、そ れらに対応するメモリ象限に隣接するチップの横方向に 延びる軸線に沿って配置されている。入出力パッファ (A. buffer, I/O buffer) やタイミ ング発生回路 (S. R. timer, Row cloc k,) 及び制御回路 (Row red.) のような装置 を含む周辺回路がチップの水平軸及び垂直軸の両方向に 沿って中央部に位置している。更に、ポンドバッドがチ ップの垂直軸に沿って中央に位置している。

[0004] 図2は、合計75個のポンドパッドの名称 を×1及び×4のオプションに対する両方の選択可能な チップを示すものである。外部リード端子がこれらパン ドパッドの近傍まで延長されて配置される。また、公知 のチップ・オン・リード構造を採用すれば、中心に配置 されたパスパーにより電源VDD及びVSSを複数箇所 に設けられた電源用ポンドバッドに金線等で接続するの で、チップ全体に均一な電位を供給することができる。 更に、複数のアドレス信号のポンドパッドは相互に隣接 した配置がデコーダの機能上有利である。しかし、ボン ドパッド53のアドレス信号A12とポンドパッド69 のA6は大きく離間しているためこのアドレス信号がデ コーダ回路に到達する時間は O. 8 n s 程度遅延するこ とが知られている。このような遅延は、デコーダのタイ ミング調整に重大な影響を及ぼしている。なお、これら ポンドパッドに各々接続される28ピンの外部端子の配 列を図3に示す。全部で28個の端子に対してポンドパ ッドが75個設けられるのは上述した複数の電源用ポン ドパッドが設けられることと、更に多くのピン数のパッ ケージ、すなわち64ピン等のSOJパッケージに対応

するようにこれらポンドパッドは考慮されている。図1に示すチップの歩留を改善するためさらに厳しい微細加工を施したり、チップ開発の初期段階に必要であった回路を量産が進に従って不用となった場合、例えば、冗長メモリの数を低減することや周辺のポンプ回路を取り除く等の改良版に置き換える場合に、ポンドパッドが中央に集中配置されているので、リードフレームの再設計を不用にしていることは開発費用の点でも有利である。なお、図1には、理解し易いようにポンドパッドを省略して示しているが、実際は、図2に示すように多くのポン 10ドパッドが存在する。

【0005】 冗長メモリアドレスの一致回路に関して、 メモリセルの一部に欠陥を有する場合、メモリセルの大 部分が正常に機能するものであってもデバイス全体とし て価値のないものと判断される。複数のチップが切断さ れる前の半導体スライスの状態でマルチプローブの結果 不良品として判断されたチップは他の良品チップと識別 され後に廃棄される。またデパイスの組立工程後の電気 的検査の際、不良と判断されれば同様に廃棄処分する。 従って、欠陥を含むメモリ又は欠陥に関するメモリを冗 長回路と呼ばれる別のメモリセルによって置換する必要 がある。マルチプローブ試験の結果欠陥メモリが検出さ れると、そのメモリに対応するアドレスが記録され、そ の不具合セルを含むメモリが使用される前に冗長メモリ セルに補完させる機構が、フューズを溶断することによ って実現される。冗長メモリの使用又は欠陥メモリのア ドレスの一致信号を発生させることは、デパイス全体の 性能を確定することに関して極めて重要である。即ち、 通常のメモリをアクセスする時に比して置換された冗長 メモリをアクセスする時の方が速度の点で劣化するとデ パイスの性能はこの劣化した仕様により確定するためで ある。また、冗長メモリを使用することによって余分な 電力消費が発生する場合もデパイスの性能を低下させる こととなる。従って、冗長回路の構成、特にアドレスー 致信号発生回路は、DRAMの一体的部分を形成し、且 つそれが使用されるこれらの装置及びシステムの実質的 な仕様を決定できる。

【0006】図4は、従来のアドレス一致回路を示す。この一致回路は、複数のトランジスタから選択されたトランジスタとトランジスタ間の共通節点との間の経路内 40 に存在する。所定のアドレスピットに対応する部分のフューズが切断されるようにレーザ若しくは高電圧を与え溶断することは公知の技術である。インパータ8の出力は冗長メモリ行の起動に関して信号を送出するのに用いられる。ブルアップPチャンネルトランジスタ3のゲートはインバータ5の出力に接続され、このインパータ5の入力に接続されている。Pチャンネルトランジスタ3は複数のフューズ4及びインパータ8の入力に接続されている。Pチャンネルトランジスタ3は複数のフューズ4が共通接続された節点の電位をVDDレベルに維持する駆動能力があれば足り、したがって小規模の面 50

積で作り込まれる。図4の左半分に示す論理回路7は、 入力アドレスユニット信号A_0からA_11を受けて アドレスファクタF0ないしF23を出力するものであ る。これらのアドレスファクタは破線6で囲まれたイン パータに入力される。ここで示した回路は、一般に回路 面積において小規模に構成することができるが、反面ア ドレス信号の到達時間のばらつきを調整するため、デコ ーダ回路から一番違いアドレス信号A12、A13を取 り込んだタイミングで一致信号を発生させなければなら

ない。従って、動作速度は比較的遅いものである。

【0007】図5は、従来の16MDRAMに使用する ことができるアドレス一致回路である。アドレスユニッ ト信号の期待値「1」を出力させる回路はフューズ16 4を溶断することにより行われる。電界効果トランジス タ166が電界効果トランジスタ168、170及び1 72に接続されている構成である。更に、これらのフュ ーズ回路は、フューズ164に接続されたインパータ1 62を含む。トランジスタ172は1端子にアドレスユ ニット信号を受け、一方トランジスタ170は1端子に そのアドレスユニット信号の補信号を受ける。トランジ スタ170及び172は一般に図5に示されている他の トランジスタよりも低いスレッショルド電圧で動作す る。選択されたアドレスに対応する冗長メモリセルを起 動するために、トランジスタ172に送られる信号に対 応する選択されたアドレスピットが論理「1」即ち高論 理レベルにある時にフューズは溶断される。しかし、ト ランジスタ172へ送られる信号に対応するアドレスピ ットが論理「0」即ち低論理レベルにある時はフューズ は溶断されずそのまま存在する。フューズ164が溶断 されない時はトランジスタ170のゲートは付勢されて トランジスタ170の端子上のA_信号はアドレスファ クタへ転送される。一方、フューズ164が溶断された 時は、トランジスタ172のゲートが付勢されて、A信 号がアドレスファクタへ転送される。トランジスタ16 6のゲートが始動パルスを受けた後は、アドレスファク タRA0ないしRA11として信号が発生し、これらは 各々対応するインパータ6の入力に接続される。冗長メ モリセルを起動されるためには、アドレスファクタRA 0 ないしRA11はすべて論理「0」レベルにあり、イ ンパータ8の出力に低論理レベル信号が発生することが 必要である。ここでは、アドレスユニット信号を調整す る回路内のフューズ164を溶断することでプログラム をすることができる。また、この回路は、アドレスユニ ット信号を前段で調整するため回路がアドレスピットに 対応して設けのでチップ面積が大規模になる。トランジ スタ170、172が始動パルスによりゲーティングさ れ全アドレスユニット信号を同時にインパータ6へ入力 できる。したがって、厳しいタイミングの調整は不要と なり高速動作に適している。

【0008】本発明の他の目的、利点及び特徴は当業者

にとって、例として取り上げた本発明の実施例について の図面を参照した以下の詳細な説明から明かとなるであ ろう。

[0009]

【発明が解決しようとする課題】以上のアドレス冗長一致回路の構成において主要な課題は、冗長アドレス一致信号を安定かつ高速に出力する回路を小規模チップ面積で構成し、1組の冗長アドレス行群を有効に利用し得るアドレス冗長一致回路が要求される。

[0010]

【課題を解決するための手段】本発明の冗長アドレス一致信号発生回路の構成は、1のピット不良を救済するフューズデコーダと他のピット不良を救済するフューズデコーダを複数個含む冗長アドレス検知回路と、これら冗長アドレス検知回路の出力に応答して冗長アドレス一致信号を発生させる機能を有する。

[0011]

【作用】上記のように構成された冗長アドレス一致信号発生回路を起動すると、複数の冗長アドレスデコーダを有する冗長アドレス検知回路の出力と他の冗長アドレス 20 検知回路の出力とを受け冗長アドレス一致信号を発生させるため、回路面積を低減できると共に高速な冗長アドレス一致信号の生成ができる。

[0012]

【実施例】本発明の一実施例において、メモリデバイスは、行列配列されたメモリセルを有し且つ欠陥行群を置換するメモリセルの冗長行群を有する複数のメモリアレイと、メモリセルから情報を読み出してメモリセルへ情報を書き込むサポート回路を具備し、サポート回路はメモリセルの欠陥行群アドレスに応答してメモリセルの欠級行群を有するメモリアレイ内のみのメモリセルの冗長行を選択する行冗長回路を含んでいる。好ましくは、行冗長回路は欠陥行アドレスを保持するようにプログラム可能な且つメモリセルの欠陥行を含むメモリアレイを識別する情報を保持するようにフューズ溶断によるプログラム可能な2段行冗長デコーグを含んでいる。

【0013】本発明の別の実施例において、単一半導体基板上に集積されたメモリ装置は行列に配列されたメモリセル及び欠陥列群と置換されるメモリセルの冗長列群を有する複数個のメモリアレイと、メモリセルの欠陥列を有するメモリアレイ内のみのメモリセルの冗長列群を選択する列冗長回路を具備していることである。好ましくは、列冗長回路は欠陥アドレスを保持するようにプログラム可能で且つメモリセルの欠陥列を含むメモリアレイを識別する冗長列を識別する情報を保持するようにプログラム可能な2段プログラム可能列冗長デコーダを含んでいる。メモリデバイスは、欠陥行のアドレスを保持し、行アドレスを受信して冗長行デコド信号及び冗長行ファクタ信号を発生するようにプログラム可能な第1の冗長デコー50

ダと、欠陥行を含むアレイの位置を保持し、冗長行デコード信号を受信し且つアレイ選択信号を発生するようにプログラム可能な第2の冗長デコーダと、第2の冗長デコーダの冗長デコーダの冗長デコーダのアレイ選択信号及びメモリセルの冗長行に接続されメモリセルの欠陥行を有するメモリアレイ内のメモリセルの選択された冗長行を付勢する信号を発生する冗長付勢回路を含むとである。

【0014】本発明に従ったメモリデバイスは行冗長回 10 路及び列冗長回路を含み請求項に記載されたメモリデバ イスを含むことができる。

【0015】本発明の更にもう一つの実施例において、 複数のメモリアレイを有する半導体メモリデバイス内の 欠陥メモリセルを修理する方法は、欠陥メモリセルのア ドレスにより第1の回路をプログラミングし、欠陥メモ リセルを有するメモリアレイの位置により第2の回路を プログラミングし、欠陥メモリセルのアドレスを受信す る欠陥メモリセルを有するメモリアレイ内の冗長メモリ セルを選択する、段階からなっている。好ましくは冗長 行メモリセルである。あるいは、欠陥メモリセルは欠陥 列セルであり、冗長メモリセルは冗長列セルである。

【0016】本発明の一部として、代表的な半導体メモ リデバイス用2段デコーディング回路を開示する。 冗長 行デコーダは欠陥行のアドレスを保持するようにプログ ラム可能であって、行アドレスを受信し、冗長行デコー ド信号及び冗長行ファクタ付勢信号を発生する第1の冗 長デコーダを有する2段デコーダである。第2の冗長デ コーダは冗長行デコード信号を受信しメモリアレイを選 択する信号を出力するメモリセルの冗長行に接続され冗 長行ファクタ付勢信号及びアレイ選択信号に応答する第 3の許容段を付加することによりメモリセルの欠陥行を 含むメモリアレイのメモリセルの選択された冗長行を付 勢することができる。冗長列デコーダは欠陥列のアドレ スを保持するようにプログラムすることができる。それ らは列アドレスを受信して冗長列デコード信号及び冗長 列ファクタ付勢信号を発生する。第2の冗長列デコーダ は欠陥列を含むアレイの位置を保持するようにプログラ ムすることができる。それは冗長列デコード信号を受信 して列ファクタ付勢信号及びアレイ選択信号に応答する 第3の許容段を付加することによりメモリセルの欠陥列 を含むメモリセルの選定された冗長列を付勢することが できる。デコーディング回路は修理を必要とするメモリ 部分を識別して、利用可能なメモリセルをより効率的に 使用する。ここで、本発明の実施例の1つとしてメモリ チップについて説明する。

【0017】図6は、64MDRAMの欠陥メモリセル 202を補債するための冗長機構を示す。これは行アドレスに関する欠陥メモリを正常動作する冗長メモリ20 4に置換することにより行われる。チップの中央に配置 されたアドレスバス206に共通接続された32個のフ

ューズデコーダ208はチップ中央に配置される。これ は余分なアドレスバス線の引き回しを伴わない。即ち、 全任意 (ANY TOANY) の冗長機構を使用した場 合, 最も離れた位置のメモリ象限、例えば第1と第5象 限の冗長メモリを冗長メモリとして使用した場合に、冗 長付勢ライン及び冗長選択ラインは最短の距離で足り る。従って、チップ面積を有効に利用できること、最短 の冗長付勢ライン及び冗長選択ラインで足りるためタイ ミングの遅延も短くできデバイスをアクセスする時間を 短縮することができる。一方、フューズデコーダ208 をチップの中央でなくチップの外周に沿って周辺に置い た場合には共通に使用する冗長付勢ライン、冗長選択ラ イン及びアドレスパスの引き回しが困難であり無駄な面 積を消費することとなる。512Kピットのメモリプロ ック304に対して4本(図面では2本に省略してい る。) の冗長行306を有している。これらの4本の行 線は同時に使用することができる。 冗長行あたり32個 のデコーダを任意にプログラムすることができ、冗長行 デコーダ当り13ビットの行アドレスを有する。 行冗長 プログラムのためにフューズF0からF11(図36、 参照)が使用されており、単一の修理について最大12 個のフューズが溶断される。行冗長は、歩留を効率よく 行うために全任意 (ANY TOANY) のプログラム 可能な方式を使用している。この全任意の冗長機能を使 用することで、1つの象限に存在する64個の冗長行を その象限を含む全象限に選択的に割り当てることができ る。従って、特定のメモリプロック専用に冗長メモリを 設ける固定方式又は半固定(FLEXIBLE FUS E DECODER) 方式の約6倍に冗長度を増大させ ることができる。また、メモリ象限に対してプリデコー ダ308を各象限内のメモリプロックに対してMS信号 312をメモリの行アドレスに対してフューズデコーダ 208を各々プログラムすることでフューズF0からF 11の数及びデコーダ208の数を最適化することがで きる。なお、図6は行アドレスに対する冗長機能を開示 しているが、同様な構成で列アドレスに対しても冗長機 能をプログラムすることも可能である。また、冗長行を 使用するか否か迅速に判断できるように2段階のプログ ラム可能なプリデコーダ308とフューズデコーダ20 8により2段階デコードを行っている。行冗長機能の比 較を次の表1に示す。

[0018]

【表1】図7は、横軸に同一面積内の欠陥メモリ数を縦軸に冗長度を示したAからE迄のモデルの関係を示す。破線で示すAは64MDRAMのモデル、実線のBとEは64MDRAMの他のモデルを示す。各々メモリセルの面積は同一であるが、象限、ワード構成及びビット線の配置の関係で冗長度が異なる。また、CとDは16MDRAM等に使用し得る冗長構成である。なお、全ての冗長度の計算は同一単位面積当りの欠陥数に基づいて行50

われたものである。ここに、全任意方式は半導体デバイスの習熟曲線に基づく成熟期の目安となる歩留80%を超える段階が従来の約4倍の欠陥メモリを許容できることに注意すべきである。即ち、従来の冗長不可能な欠陥数の4倍の欠陥メモリセルを含む不具合デバイスは、全任意方式を使用することで20%のチップを廃棄処分することで足り残りは組立、電気的出荷試験を経て完成品とすることができる。

[0019] 図8は、図6の冗長機構の6象限メモリと 隣接する冗長メモリデコーダ回路の関係を示す。インパ ータ102はアドレスパス206に接続されてその真/ 補の出力信号を発生させる。図6に示すフューズデコー ダ回路208は、この真/補の出力信号に接続されアド レスパス信号と冗長メモリアドレスとの一致の是非を判 断する。フューズデコーダ103のFS0からFS7 は、ここで示されている6象限内のメモリアドレス若し くは他のメモリ象限のメモリアドレスをプログラムする ことができる。正規のメモリ行群DRS0からDRSn は各々4本の行線で構成されている。図6に示すプリデ コーダ308は、「AND」論理回路106、107及 び108で構成することができる。これら「AND」論 理回路は、インパータ102の真/補の出力信号を受け て所定のメモリ行群を選択することができる。すなわち 論理回路106は行線4本からなるメモリ行群WLS0 からWSLnの中の1つを選択する。論理回路107 は、各メモリプロック内の全行群に対応する1つの行を 活性化させる。論理回路108は、複数のメモリプロッ クの中の1つのメモリブロックを選択することができ る。一方、冗長メモリ行群SDRSの選択はフューズデ コーダFSOからFS7の出力信号を「NOR5」論理 105で受けて出力信号RREN_を出力する。出力信 号RREN_が低論理のとき、冗長行群SDRSを活性 化すると共に、論理回路106を無効にして通常のメモ リ行群を非活性にする。逆に、出力信号RREN__が高 **論理のときは、冗長行群SDRSでなく通常のメモリ行** 群WLS0若しくはWLSnの1つを活性化すると共 に、冗長メモリ行群を無効とする。ここで、論理回路1 07はインパータ102の出力信号の一部のビット信号 をデコードして所定のメモリプロック内のAからDに関 連するインバータ (論理回路113の出力をステアリン グクロックとして「NAND」ゲートで構成してもよ い。)を活性化させ特定の行を選択することができる。 従って、フューズデコーダFS0からFS7は同一象限 内に存在する冗長メモリ群を活性化させ、下位アドレス ヒットで特定の行線を選択するようにプログラムするこ とができる。但し、通常のメモリプロックの不良A行線 を冗長行群内のA行線に置換させた後に、同一冗長行群 は更に他の不良A行線を置換できない。この場合はRR EN_信号線に関連する他の冗長メモリ行群のA行線を 使用するれば足りる。全メモリ行群はAからD迄の4本

の行線を含んでいるので、不良メモリ行線を記憶して、 同種の行線を同一の冗長行群に含ませないようにプログ ラムすることが冗長度を向上させる点で有効である。更 に、1組の冗長行群を活性化させる冗長アドレス一致信 号RREN_は、早期に通常のメモリセル群を冗長メモ リセル群に切り換えるので、行線短絡不良に対して有利 となる。よって、行短絡不良を救済するために論理回路 107に接続されない冗長行群を設けることにより1組 の冗長行線を同時に置換するように冗長機構を構成する こともできる。

【0020】図8の冗長機構を起動するために図9のフ ューズデコーダを使用する冗長機構起動方法は、外部ア ドレス受けてインパータ102が各アドレスビットの真 ・補信号を提供して、FUSE0-0のフューズ212 を溶断することによりプログラムされた冗長アドレスを 検知してアドレス一致信号Aを出力し、また同一の冗長 アドレスデコーダFSO内の他のフューズデコーダFU SE0-1はこの外部アドレスを受けてプログラムされ た冗長アドレスでないことを検知してアドレス不一致信 号B即ち低論理を出力し、これらアドレス一致信号Aと 不一致信号Bとの排他的論理和演算結果の論理信号RR ENOを出力することにより、冗長行グループSWLS を付勢すると共に不良行グループWSOを無効とし、更 にこの外部アドレスに応答して選択された上記冗長行グ ループSWLS内の1つの行線、例えば、WSAを付勢 すると共に他の行線WSB, WSC, WSDを無効とす ることにより冗長機構を起動することができる。これ は、ピット不良に対して特に有効に機能し、更に1つの 冗長アドレスデコーダFSOは、冗長行グループSWL S内のA, B, C、Dを各々1回選択することができる ので、無駄な冗長行を残すことなく有効に不良行線と置 換させることができる。但し、1つの冗長アドレスデコ ーダ内の複数のフューズデコーダは同一の行線に関する アドレスをプログラムすることができない。例えば、A 行線を選択するアドレスを同一の冗長アドレスデコーダ 内の2以上のフューズデコーダにプログラムすると、冗 長起動信号は正確に出力できないためである。

【0021】図9は、フューズデコーダFS0の構成を 示す。フューズデコーダFS0若しくはFS7は、各々 複数のアドレスパス信号に対して冗長メモリ行線と通常 40 のメモリ行線を置換させることができる。例えば、フュ ーズデコーダFS0は複数のフューズデコーダを有する ことができる。インパータ102の信号に共通接続され たフューズデコーダFS0は、フューズ0-0がプログ ラムされたアドレスとアドレスパスの内容とを判断して 一致信号を発生する又は、フューズ0-1がプログラム されたアドレスとアドレスパスとの内容を判断して一致 信号を発生する若しくは、両者がアドレスパスの内容と 不一致と判断するかの3状態を有する。従って、両者に 別々のアドレスをプログラムすれば、共に一致信号を発 50 若しくはBL_は行線を置換することにより交換可能な

生することはない。フューズデコーダ0-0は、冗長機 構起動信号PCが活性化されトランジスタ216が「オ ン」になると共通節点228はプリチャージされる。ア ドレス信号に応答してトランジスタ214が導通すると き、このトランジスタ214に接続されたフューズ21 2が溶断によりプログラムされていれば共通接続節点2 28の電位は放電されず、インパータ210を通してプ ルアップトランジスタ229により高レベルに留まるの で出力A点は高レベルとなる。逆に、プログラムされず 10 溶断されてない場合は共通接続接点228は放電されA 点に低レベルの信号を出力する。フューズデコーダ0-1もプログラム可能であり同様な動作をする。アドレス の一致信号発生回路はトランジスタ218、219、2 20、221、222及び223とインパータ226か ら成り、アドレスの不一致信号発生回路は「NAND」 論理ゲート225で構成することができる。従って、一 致信号は1組の冗長アドレス行群を選択し通常の1組の 行群を無効とする一方、不一致信号は冗長アドレス行群 を無効とし通常の1組の行群を活性化するという切り替 えを制御する信号である。アドレス一致信号RRENO は、冗長機構起動信号PCを印加した後に、アドレス信 号入力に応答して両フューズデコーダ0-0及び0-1 が不一致と判断した場合(A点とB点が共に低レベル) は、高レベルから低レベルに論理状態を遷移し、何れか 一方のフューズデコーダが一致信号を発生している場合 は、論理状態の変化はない。従って、並列に接続される FSOからFS7のアドレス一致信号は従来に比して速 く確定し、通常のメモリと冗長メモリを早期に切り換え ることができる。ここ示したフューズデコーダは2個で 構成したが、これより多くのプログラム可能なフューズ デコーダを使用することもできる。もっとも、フューズ を溶断してプログラムする時間は、フューズのレーザの 点的を走査する時間を除き、溶断する数に依存しないの でアドレス一致信号発生回路に多くのフューズデコーダ を設けても不利とならない。なお、図9に示す回路によ ると、各フューズデコーダの面積は小さく、他のフュー ズデコーダの状態でアドレス一致信号を確定するのでタ イミングが速くデパイス全体のアクセスを向上させるこ とに寄与する。

10

【0022】行冗長回路の目的は、チップ全体を正常動 作するように修理するために不良のワード線を他の正常 なワード線に交換することである。64Mメモリの1象 限内に16プロックの512Kビットのアレイが存在す る。これらの各プロックが4本の物理的冗長ワード線を 有している。4つの冗長行は全て512Kアレイのプロ ックのセンスアンプから最も離れた位置に配置されてお り、各冗長ワード線は同じプロック内の任意の不良行若 しくは他のメモリプロックはもとより別のメモリ象限の 不良行を交換することができる。冗長行に関連するBL

行のタイプを制限するダミーワード線はないことに注意 する必要がある。冗長度のプログラミングにおいて、1 象限は各々8プロックの2つの8分空間に分割される。 8分空間でプログラムされる任意の冗長行に対して、他 の8区分空間のイメージプロックへ類似の冗長度をプロ グラムすることができる。この回路の特徴として、2つ の8分空間内でアレイプロックが動作しているDFT ×32並列及びCOPY等の様々な特殊動作モードにお いて、冗長行を有する8分空間と冗長行を有しない8分 空間を識別するのに複雑なデコーディング回路が必要で ある。これを回避するために、両8分空間を対象的にプ ログラムして余分なデコーディング回路やフューズを省 略することができる。また、アクセス速度を向上させる ために、RA11アドレス線をデコードしないことによ り、冗長行のアクセス時間はRA11アドレス線をデコ ードする時間に比して高速となる。デバイスは64個の 冗長デコーダRRDECを有する。チップ内で合計51 2本の論理ワード線を交換することができる。各論理冗 長線は各メモリブロック内に2個ずつの一対の物理的行 からなっている。しかしながら、各512Kメモリプロ 20 ック内には4つの物理的冗長行しかなため、512Kメ モリブロック内で交換できる最大行は4つに過ぎない。 一方、全任意方式では、そのような制約はなく冗長行を 含む象限の冗長行は他の象限の不良行と置換することが できる。デバイス全体について合計512本のワード線 を置換することができ、その位置については制限がな い。例えば、アドレスパス206に接続されたインパー 夕群102の出力を受けるフューズデコーダは全ての象 限に存在するメモリを置換することができると共に、不 良メモリの内容がピット線に現れないように不良行線を 30 有効な信号線から切離すことができるので、未使用の冗 長メモリが存在する限り全象限で全ての修理を行うこと ができる。

【0023】図10は、RRA(ROW冗長アドレス) 回路を示す。この図9に示す冗長機構のフューズデコー ダに対応する冗長デコーダの冗長アドレスを発生するた めのものである。デパイス内には120個のRRA回路 があり、各10個のRRA回路を12群に分割されてい る。行アドレスRAO/RA_OからRA9/RA_9 はこれら各群の入力として使用される。各群は論理冗長 40 行アドレスを表す。冗長度のプログラミングに対して、 アドレス線を論理「1」としたい場合はフューズF1を 溶断することにより冗長行アドレスをプログラムするこ とができる。一方、冗長行を使用しない時はF1は溶断 せずそのまま残せばよい。動作サイクル中にこのフュー ズをプログラムすることにより、動作サイクル中の入力 アドレスが冗長アドレスと一致するときにのみRRA出 カ、RRUVAXが論理「O」とされる。入力アドレス が冗長アドレスと一致しなければ、RRUVAXは論理 「1」出力を与えることとなる。従って、冗長回路は電 *50* 12

源投入時にRRDSPU入力パルス信号を高レベルに、 パルスが冗長アドレスをラッチさせることで、例えば、 A72H行としてプログラミングする。ここで1組の1 0個のRRA回路がプログラミングのためのアドレスR A 0 / R A _ 0 から R A 9 / R A _ 9 を使用することと なる。アドレスRA11及びRA10はここでは使用さ れないことに注意しなければならない。各象限内の8分 空間の選定は必要でないためRA11は無視されるので この分チップを有効に使用することができる。RA10 はRRDEC回路内でデコードされる。最後に節点RR UVPNがある。この節点はMP2及びMN2を有する インバータの電源線として作用する。これはフューズが 溶断されていない場合に電源投入時にN1の電圧が低下 し過ぎるのを防止するためのものである。この信号が発 生するとMP1は主に制限器(リミッタ)として節点N 1をプルアップすることが困難となる。レイアウトの制 約により、2つのRRA回路が(W/2=20/0.8 マイクロメートル) の大きさのトランジスタMP1を共 有し、回路ではMP1の大きさは(W/1=10/0. 8マイクロメートル) である。こうして、RRUVPN は2つのRRA回路間の共通接点に過ぎない。

【0024】図11は、RRDEC (ROW冗長デコー ダ) を示す。この回路はRRA回路が発生する冗長度ア ドレスをデコードするのに用いられ一体として冗長機構 を構成するので図9に示す冗長機構全体に対応するもの である。1組の10個のRRA出力が「NOR」構造の デコーダの入力を形成する。10個のRRA出力は行ア ドレスRAO/RA_OからRA9/RA_9から発生 する。この他にRA10及びRA_10も「NOR」入 カとして2個のフューズを介して接続されている。フュ ーズは回路を付勢するスイッチとして作用する。少なく ともこれらの1つを溶断して回路を励起しなければなら ない。プログラムされた冗長RA10を論理「1」とす る場合に、入力RA10に接続されたフューズが溶断さ れる。論理「0」にプログラムする場合は他方のフュー ズが溶断される。何れのフューズも溶断しない場合に は、RRDECは任意の動作サイクル中に無効のままで いる。しかしながら、両フューズ共に溶断されていると デバイスはアドレスR10/R_10を無視して8分空 間内の2つの行を同時に選択することができる。 プリチ ャージ中にRRL2がトランジスタMP1をスイッチ 「オン」にすることにより出力は高レベルにプリチャー ジされる。全入力行が無効理論とされ高電流が流れるの を回避することができる。動作サイクルにおいて、アド レスRAO/RA10がプログラムされた冗長度アドレ スと一致する場合には、出力は高レベルに留まり冗長行 の選定が検出されていることを知らせることができる。 1段「NOR」デコーダを使用する代表的な冗長度デコ ーディング回路とは異なり、これは2段デコーディング システムを使用する。RRAはプリデコーダでありRR DECは最終デコーディングに使用される。この回路は、従来の方法ではデコーダに入る真及び補数のアドレスを有し、その各々がフューズを必要とするのに対して、チップ上に必要なフューズの数を低減することできる。またデコード節点N2の容量を低減してデコーディング時間を高速にできることである。デバイスの量産効率が向上する時点で、これら回路を図9に示す冗長機構と置き換えて使用すれば、冗長機構が必要とするチップ面積を減少することができる。但し、欠陥メモリセルの最大数が量産当初より少ないことが条件となる。すなわた、図9に示す冗長機構は、ピット不良の救済するための冗長度が高い。これに対して、図10と図11に示す冗長機構は冗長度は減少するがチップ面積を減少させる点で有利である。

【0025】図12は、RRX (ROW冗長Xファク タ)回路を示す。DRAM内にはこれらの回路が8個設 けられている。その各々が12個のRRDEC出力の中 の3つのゲートを同時に各512Kプロック内の4つの 冗長行の一つを並列に選択する。出力信号はRRQS、 ROW冗長象限選択回路へ与えることができる。RRX 20 E信号により3つの「NAND」ゲートが付勢される。 ここで冗長度デコーディングが完了した場合、即ち非選 定RRUDV信号が低レベルとなった後でのみRRXE 信号の付勢を開始することがで重要である。RRXE信 号が速く到来し過ぎると、RRXEの立上り縁と非選定 RRUVD信号の立下り縁の間の間隔より出力PROX U、RR1XU若しくはRR2XUに高パルスが生じ る。これらの出力の高パルスによりRRQSQ信号が放 出され、どの象限が冗長度を使用しているのか正確な決 定を行うことができない。RRXEゲートタイミングの 30 もう一つの重要な点は、動作サイクル後できるだけ速く ゲーティングをスイッチオフする必要があることであ る。これは「NOR」ゲートRRQSデコーダを無効に してプリチャージ時に高電流をなくすためである。

【0026】図13は、RRXE(ROW冗長Xファク 夕評価)回路を示す。上述のRRX回路と同様正しい夕 イミングを達成するには、このRRXE回路が行冗長デ コーダの動作を妨げるように設計することである。こう することにより、RRXE信号の適切なシーケンスによ りRRX回路のゲートインが可能となる。RRXE回路 において、RAO及びRA_OはRRDEC内の冗長度 のアドレスを評価するのに使用される。回路をプリチャ ージするのに使用される。PチャンネルトランジスタM P1はRRCED回路のものよりもはるかに大きいもの である。それはスイッチオフを遅くしてRRXEの開始 を遅延せしめ、更にインパータIV2により遅延が与え られる。また、大きいトランジスタであるが故に節点N 2の高速プルアップが行われRRQS「NOR」ゲート の入力が無効とされるので高電流が流れることが回避さ れる。2つのバスゲートMN2及びMN3を使用してR 50

RA内のパスゲートを一致させることができる。RL1 **__及びRL2信号を同時にゲートしてMP1のゲートに** プリチャージ信号を与えることにより、RL1_の立下 り縁によるプリチャージの早期スイッチオフ及びRL2 の立下り縁によるプリチャージの遅いターンオンが可能 となる。ゲートされたRL1_及びRL2信号は最後に 遅延RRXE信号によりゲートされ冗長回路のプリチャ ージ信号RRL2を発生することができる。このように するのは、他の行冗長回路がプリチャージを行う前にR RXE回路がプリチャージサイクルとなるようなインタ ーロックを行うことである。従って、RRXE回路のプ リチャージにおいて、RRL2の活性化によるこれらの デコーダのプリチャージを開始する前に、様々なデコー ダ入力を無効とすることができる。この結果、アクティ ブ入力を有するデコーダであってデコーダ入力とプリチ ャージサイクルとの衝突は存在しない。もし、この衝突 が生じると、デコーダ内に高電流が引き出されることと なる。ここで、2つのフューズを溶断したことにより、 デバイス全体に対する行冗長回路を無効とすることがで きる点に注意しなければならない。

14

【0027】図14は、RRQS (ROW冗長象限費 択)回路を示す。上述の回路は冗長として使用される行 アドレスをデコードして識別してきたが、RRQS、象 限選択は更にデコーディングを行って冗長行がどの象限 に属するか識別する。デバイスには4つのRRQS回路 があり、その各々がアレイの象限を選択する。RRQS 回路は12入力「NOR」ゲートとして設計されてい る。この回路を設計する際、冗長アドレスが修理された 象限に属さない場合には、RRQSの対応するフューズ が溶断される。その象限は修理された行に対してフュー ズは溶断されない。このようにすることにより、冗長行 がアドレスされその象限に属する場合は、常に節点N2 が低レベルになり活性化出力RRQS信号、即ち、TL RQ_及びRRQSQが生じる。冗長行がその象限に属 さないかアドレスされた冗長行でない場合は節点N2は 高レベルのままである。RRL2信号はプリチャージ中 にMP1をオンにしてN2を高レベルに充電するのに使 用する。インパータを有するMP2は選択されない場合 にプリチャージレベルを節点N2に保持するのに使用さ れる。設計により冗長アドレスは任意数の活性化する象 限を選択することもできることに留意すべきである。こ れは、修理された行を有する象限に関するRRQS回路 内の選定アドレスに対応するフューズを溶断しないこと で実現される。RRQS回路のフューズは、溶断される とプリデコーディングされたアドレスピット信号がトラ ンジスタのゲートに印加されても節点N1の電位を放電 しない一方、フューズが溶断されず残っていると選択さ れたトランジスタはこの節点N1を放電させることでイ ンパータIV2の出力を高論理レベルとすることができ る。ここで示したフューズデコーダ回路RRQSには共

通接点N1をプルアップするトランジスタMP2は節点N1の電位を維持するのに必要な小さなトランジスタで構成することができるが、一旦共通接点N1の電位が下がると再度RRL2信号によりプリチャージされない限り次のサイクルの冗長アドレスデコードができないことに注意しなければならない。

【0028】図15は、RXDEC(冗長Xワードデコーダ)回路を示す。冗長行の最終デコーディングとして使用するRXDEC回路は、ワード線ドライバから冗長行へ昇圧された電圧レベルが伝播される。RXDEC回 10路により各物理的冗長行が発生される。冗長度デコーディングは3入力「NAND」ゲートにより行われる。与えられた冗長アドレスによりRRQSQは象限を識別しRRXUは各256Kアレイプロック内の4つの冗長行の一つをデコードする。最後に正規の行デコーディングが行われると、プロック信号BSSJK_Mは16個のアレイブロックの一つを選択して行冗長デコーディングを完了することができる。

[0029] 図16は、RRDSP (ROW冗長デコー **ダセット信号)回路を示す。この回路の目的は、RRA** 及びCRRA回路にパルスを発生して電源投入時におけ る冗長アドレスを発生することである。また、一連の連 結されたインパータ及びコンデンサであって、これらの インパータの入出力段は「NAND」ゲートによりゲー トされてパルスを与える。回路はRIDを入力として利 用して電源投入時に励起される。ここで、全てのRRA 回路に1パルスを発生するのではなく異なる時間に4つ のパルスが120個のRRA回路によって発生させられ る。従って、高ピーク電流の原因となる全RRA回路の 同時励起が回避され、ノイズ等の問題は起こらない。こ の他, SW2A, SW2B, SW2C, SW2Dの金属 マスクを変更することによりRRDSP1を有するRR DSP0及びRRDSP3を有するRRDSP2のパル ス幅を各々結合することにより4組のパルスの代わりに 2組のパルスを発生させることができる。パルス発生 後、出力CRDSTが励起される。これによりCRDS P回路内で列冗長アドレスラッチを行うパルス出力が開 始される。

【0030】図17は、RRATST回路を示す。この回路の目的はRRDSPの発生するパルスがRRAアド 40 レスをラッチするのに十分か否かを検査することである。これは内部プロービング(探針)のみ使用される。RRAで使用されるフューズがコンデンサMP1に置き換えられる点を除けばRRATSTはRRAと同じである。正規の入力を使用する代わりに、外部信号用のプローブパッドがRA_X上に置かれ、RAX入力については、接地される。もう1つのプローブパッドがRRDSPU信号に並列接続される。これにより交番信号がラッチングすることができる。コンデンサMN5は電源投入時に節点N2を低レベルにする。この回路はRRDSP 50

16

Uパルス幅がコンデンサMP1の節点N1を放電させる のに十分であるか否か検査することができる。状態は節 点N1及びN3においてプローブパッドから監視するこ とができる。デバイス内でデータの感知手順の動作連鎖 を行うセンスクロックは、任意の動作サイクル内で行ア ドレスデコーディングが完了毎に励起される。これには 選択されたセンスアンプをオンにする様々なクロックの 発生が伴う。個々のセンスクロック回路に入る前に、6 4 Mメモリのセンスアンプ回路について調査する。先 ず、象限は16プロックの512Kメモリアレイに分割 されている。8個のパンク構成のセンスアンプが1象限 内に配置され、これらのセンスアンプは中央ポンドパッ ド列と並行して中央側からチップ辺側へ並べられる。チ ップの使用面積を最小限とするために、64MDRAM は共有のセンスアンプで設計されている。共有センスア ンプ回路では、各センスアンプパンクは2つの512K ピットのメモリアレイプロックにより共有される。すな わち、1 Mピットをセンスすることができる。従って、 各象限の両端にはセンスアンプパンクを有しないことに 注意しなければならない。各センスアンプパンクは25 6個のセンスアンプを具備し、従って各パンクはその両 側のメモリアレイの256列を担当する。この回路にお いて注意すべき点は同じセンスアンプが担当する2列は 同じYアドレスを有せず、一方は奇数アドレス他方は偶 数アドレスとなることである。従って、この切り替えは センスアンプを垂直に横切るYS線の選択により行うこ とができる。

【0031】列冗長構成は、行冗長と同様、その目的は不良列を置換して完全動作が可能なチップを完成することにある。チップ内の、メモリアレイは8象限に分割される。各象限は、256列の16アレイプロックを有している。各アレイブロックは6本の冗長列を有する。これら冗長列はチップ中心に対向する側に設けることができる。冗長列は一対のビット線(BL及びBL_)及びセンスアンプからなる。冗長行を任意の不良行と置換できる行冗長度回路と異なり列冗長修理は不良列のデータ通路によって支配される。各アレイブロックは2つのセンスアンプバンクによりサポートされる。これらの各バンクが2つの異なるなるメイン(MAIN)I/Oデータ通路を有している。従って、修理に対しては同じメインI/O線を有する冗長列を使用する。

【0032】 冗長列アレイはプロックアレイと同様な形態を有している。 冗長センスアンプパンクは通常のセンスアンプパンクを継続したものである。 これら各パンクには6個の冗長センスアンプを有している。 また、センスアンプの最初の3個は偶数メイン I/Oに接続されており、他の3個のセンスアンプは奇数のメイン I/Oに接続されている。 冗長修理に対して、最初にどのセンスアンプに不良の列が接続しているかを知る必要がある。

不良列及び不具合を含むセンスアンプが識別されると、 それらはそのセンスアンプが同一のメインI/Oを有す る冗長列と置換されることとなる。

【0033】冗長度プログラミングにおいて、アレイブ ロック内の各不良列に対して2つの隣接列を置換する必 要がある。2列は共通の列アドレスCA11からCA1 を有している。同時に、次の8分空間の同じアドレスの 他の列が置換される。同時に2つの8分空間修理を行う 理由は行冗長回路の場合と同様である。一時に2列の修 理を行う他に、オプションとして同じ冗長デコーダを有 10 する列CA11からCA2の隣接4列を置換することが できる。また、いくつかの象限を同じ冗長デコーダで置 換する全任意というオプションも考慮することができ

【0034】いくつかの列を置換できるかということに ついては次のような制限がある。64個の冗長デコーダ は、64論理列しか置換できないこと、アレイブロック 当り6個の物理的冗長列を有するが各修理は少なくとも 2列を使用するので各アレイプロックには3つの冗長可 な場所しかない。また、パンク当り6個の冗長センスア 20 ンプを有しその中の3個は偶数メインI/Oに接続され 他の3個は奇数のメインI/Oに接続されるので、これ により同じメインI/Oで置換できるのは最大3に制限 される。更に、異なるプロックからの同じアドレスの列 に対する修理は、同じRA8からRA9アドレスを共有 しない場合には独立した冗長デコーダを追加する必要が

【0035】以上においては、本発明を実施例に関して 詳細に説明したが、この説明は単に例示的なものであ り、限定的な意味のものとして解釈してはならない。更 30 に、本発明の実施例の細部における多くの変更及び本発 明の他の実施例は、この説明を参照した本技術分野に通 常に習熟した者にとっては明かであり、且つ実現可能で あることを理解すべきである。例えば、上述の本発明を DRAMに関して説明したが、それらは読取り専用メモ リ(ROM)及びスタティックランダクアクセスメモリ (SRAM) を含めて任意のメモリに対する冗長構成と しても使用され得る。また、1組の行又は列線は4本の 態様で示したが8本でも良くその場合は、冗長度をより 向上させることができる。更に、Nチャンネルトランジ 40 スタはPチャンネルトランジスタに置換することもでき ることや、電界効果トランジスタをパイポーラトランジ スタに置換することも同様である。なお、ここで電界効 果トランジスタと称したものはMOSトランジスタであ り得る。これら構成は、周知の半導体製造技術を用い、 集積回路上に形成される。全てのこのような変更及び他 の実施例は、特許請求の範囲に示されている本発明の真 の範囲及び技術思想内にある。

[0036]

【発明の効果】本発明において開示される発明のうち代 50 6 インパータ群

表的なものによって得られる効果を簡単に説明すれば、 次の通りである。

18

【0037】(1)半導体集積回路チップ内により多く の電気回路を登載することができる。

【0038】(2)サプマイクロン技術で製造される半 導体集積回路で発生する欠陥メモリセルを特にピット不 良を他のフューズ溶断によりプログラム可能な冗長メモ リセルに置換することができる。

【0039】(3)高速に且つ誤動作のない全メモリ象 限内の不具合メモリセル及び行線短絡不良を救済するた めのメモリセル冗長機構を提供することができる。

【0040】(4) 製造歩留まりを向上できる半導体集 積回路装置を提供することができる。

[0041]

【図面の簡単な説明】

- 【図1】半導体メモリチップの平面図である。
- 【図2】図1のチップのボンドパッド配置図である。
- 【図3】半導体メモリ装置の出力ピン配置図である。
- 【図4】従来のアドレス一致回路である。
- 【図5】16MDRAMに使用することができるアドレ ス一致回路である。
 - 【図6】64DRAMの欠陥メモリセルを補償するため の冗長機構である。
 - 【図7】欠陥メモリ数と冗長度を歩留率によって表した 相関図である。
 - 【図8】フューズデコーダとメモリブロックの接続関係 を示した回路図である。
 - 【図9】複数のフューズデコーダを有したアドレス一致 検知回路である。
- 【図10】RRA(行冗長アドレス)発生器の回路図で ある。
 - 【図11】RRDEC (行冗長デコーダ) の回路図であ
 - 【図12】 RRX (行冗長Xファクタ) 発生器の回路図
 - 【図13】RRXE(行冗長Xファクタ評価)の回路図 である。
 - 【図14】RRQS(行冗長象限選択)の回路図であ
- 【図15】RXDEC (冗長Xワードデコーダ) の回路 図である。
 - 【図16】RRDSP (行冗長デコーダセット信号) 発 生器の回路図である。

【図17】RRATSTの回路図である。 【符号の説明】

- 2 トランジスタ群
- 3 Pチャンネルトランジスタ
- 4、164 溶断フューズ
- 5、8、162 インパータ

7 「NAND」ゲート10 半導体チップ

166、168、170、172 電界効果トランジス

19

タ

- 101 メモリプロック
- 102 インパー夕群
- 103 フューズデコーダ
- 104 冗長アドレス不一致信号発生装置
- 105 冗長アドレス一致信号発生装置
- 106 主メモリ行群選択回路
- 107 行線選択回路
- 108 メモリプロック選択回路
- 111 主メモリプロック
- 112 行線群選択選択回路
- 113 行線選択回路
- 202 欠陥メモリ
- 204 冗長メモリ

206 アドレスパス

208 フューズデコーダ

210 インパータ

212 フューズ

214, 218, 219, 220, 221, 222, 2

20

23 トランジスタ

216 冗長機構起動トランジスタ

224 アドレス一致検出「NAND」ゲート

225 アドレス不一致検出「NOR」ゲート

10 226 アドレス一致信号発生インバータ

300 冗長付勢ライン

302 冗長選択ライン

304 メモリプロック

306 冗長行


308 プリデコーダ

312 MS信号


【表1】

型	冗長方式	歩留制限 (プロック単位)	解読器数	冗長語線数
Α	全任意	8語/4M (32解読器/32M)	64個	512本
В	全任意	8語/4M(32解読器/32M)	64個	512本
С	固定	2語/512K (2解読器/2M)	64個	512本
D	全任意	2語/2M (2解読器/16M)	8個	128本
E	半固定	4語/512K (12解読器/16M)	12個	128本


【図3】




【図7】




【図1】




[図2]




【図4】




【図5】




【図6】




【図8】






【図11】



【図12】



通接点N1をプルアップするトランジスタMP2は節点 N1の電位を維持するのに必要な小さなトランジスタで 構成することができるが、一旦共通接点N1の電位が下 がると再度RRL 2 信号によりプリチャージされない限 り次のサイクルの冗長アドレスデコードができないこと に注意しなければならない。

【0028】図15は、RXDEC(冗長Xワードデコ ーダ) 回路を示す。冗長行の最終デコーディングとして 使用するRXDEC回路は、ワード線ドライバから冗長 行へ昇圧された電圧レベルが伝播される。RXDEC回 路により各物理的冗長行が発生される。冗長度デコーデ ィングは3入力「NAND」ゲートにより行われる。与 えられた冗長アドレスによりRRQSQは象限を識別し RRXUは各256Kアレイプロック内の4つの冗長行 の一つをデコードする。最後に正規の行デコーディング が行われると、プロック信号BSSJK_Mは16個の アレイプロックの一つを選択して行冗長デコーディング を完了することができる。

【0029】図16は、RRDSP (ROW冗長デコー ダセット信号) 回路を示す。この回路の目的は、RRA 及びCRRA回路にパルスを発生して電源投入時におけ る冗長アドレスを発生することである。また、一連の連 結されたインパータ及びコンデンサであって、これらの インバータの入出力段は「NAND」ゲートによりゲー トされてパルスを与える。回路はRIDを入力として利 用して電源投入時に励起される。ここで、全てのRRA 回路に1パルスを発生するのではなく異なる時間に4つ のパルスが120個のRRA回路によって発生させられ る。従って、高ピーク電流の原因となる全RRA回路の 同時励起が回避され、ノイズ等の問題は起こらない。こ の他, SW2A, SW2B, SW2C, SW2Dの金属 マスクを変更することによりRRDSP1を有するRR DSP0及びRRDSP3を有するRRDSP2のパル ス幅を各々結合することにより4組のパルスの代わりに 2 組のパルスを発生させることができる。パルス発生 後、出力CRDSTが励起される。これによりCRDS P回路内で列冗長アドレスラッチを行うパルス出力が開 始される。

【0030】図17は、RRATST回路を示す。この 回路の目的はRRDSPの発生するパルスがRRAアド レスをラッチするのに十分か否かを検査することであ る。これは内部プロービング(探針)のみ使用される。 RRAで使用されるフューズがコンデンサMP1に置き 換えられる点を除けばRRATSTはRRAと同じであ る。正規の入力を使用する代わりに、外部信号用のプロ ープパッドがRA_X上に置かれ、RAX入力について は、接地される。もう1つのプローブパッドがRRDS PU信号に並列接続される。これにより交番信号がラッ チングすることができる。コンデンサMN5は電源投入 時に節点N2を低レベルにする。この回路はRRDSP 50 アンプに不良の列が接続しているかを知る必要がある。

16

Uパルス幅がコンデンサMP1の節点N1を放電させる のに十分であるか否か検査することができる。状態は節 点N1及びN3においてプローブパッドから監視するこ とができる。デバイス内でデータの感知手順の動作連鎖 を行うセンスクロックは、任意の動作サイクル内で行ア ドレスデコーディングが完了毎に励起される。これには 選択されたセンスアンプをオンにする様々なクロックの 発生が伴う。個々のセンスクロック回路に入る前に、6 4 Mメモリのセンスアンプ回路について調査する。先 ず、象限は16プロックの512Kメモリアレイに分割 されている。8個のパンク構成のセンスアンプが1象限 内に配置され、これらのセンスアンプは中央ボンドパッ ド列と並行して中央側からチップ辺側へ並べられる。チ ップの使用面積を最小限とするために、64MDRAM は共有のセンスアンプで設計されている。共有センスア ンプ回路では、各センスアンプパンクは2つの512K ピットのメモリアレイプロックにより共有される。すな わち、1 M ピットをセンスすることができる。従って、 各象限の両端にはセンスアンプパンクを有しないことに 注意しなければならない。各センスアンプパンクは25 6個のセンスアンプを具備し、従って各パンクはその両 側のメモリアレイの256列を担当する。この回路にお いて注意すべき点は同じセンスアンプが担当する2列は 同じソアドレスを有せず、一方は奇数アドレス他方は偶 数アドレスとなることである。従って、この切り替えは センスアンプを垂直に横切るYS線の選択により行うこ とができる。

【0031】列冗長構成は、行冗長と同様、その目的は 不良列を置換して完全動作が可能なチップを完成するこ とにある。チップ内の、メモリアレイは8象限に分割さ れる。各象限は、256列の16アレイプロックを有し ている。各アレイプロックは6本の冗長列を有する。こ れら冗長列はチップ中心に対向する側に設けることがで きる。冗長列は一対のピット線(BL及びBL_)及び センスアンプからなる。冗長行を任意の不良行と置換で きる行冗長度回路と異なり列冗長修理は不良列のデータ 通路によって支配される。各アレイプロックは2つのセ ンスアンプパンクによりサポートされる。これらの各パ ンクが2つの異なるなるメイン(MAIN)I/O線に 対して2つのローカル(LOCAL) I/Oデータ通路 を有している。従って、修理に対しては同じメインI/ O線を有する冗長列を使用する。

【0032】 冗長列アレイはプロックアレイと同様な形 態を有している。冗長センスアンプパンクは通常のセン スアンプパンクを継続したものである。これら各パンク には6個の冗長センスアンプを有している。また、セン スアンプの最初の3個は偶数メインI/Oに接続されて おり、他の3個のセンスアンプは奇数のメインI/Oに 接続されている。冗長修理に対して、最初にどのセンス

不良列及び不具合を含むセンスアンプが識別されると、 それらはそのセンスアンプが同一のメインI/Oを有す る冗長列と置換されることとなる。

【0033】冗長度プログラミングにおいて、アレイブ ロック内の各不良列に対して2つの隣接列を置換する必 要がある。2列は共通の列アドレスCA11からCA1 を有している。同時に、次の8分空間の同じアドレスの 他の列が置換される。同時に2つの8分空間修理を行う 理由は行冗長回路の場合と同様である。一時に2列の修 理を行う他に、オプションとして同じ冗長デコーダを有 10 する列CA11からCA2の隣接4列を置換することが できる。また、いくつかの象限を同じ冗長デコーダで置 換する全任意というオプションも考慮することができ

【0034】いくつかの列を置換できるかということに ついては次のような制限がある。64個の冗長デコーダ は、64論理列しか置換できないこと、アレイプロック 当り6個の物理的冗長列を有するが各修理は少なくとも 2列を使用するので各アレイプロックには3つの冗長可 な場所しかない。また、パンク当り6個の冗長センスア 20 ンプを有しその中の3個は偶数メインI/Oに接続され 他の3個は奇数のメインI/Oに接続されるので、これ により同じメイン I/Oで置換できるのは最大3に制限 される。更に、異なるプロックからの同じアドレスの列 に対する修理は、同じRA8からRA9アドレスを共有 しない場合には独立した冗長デコーダを追加する必要が する。

【0035】以上においては、本発明を実施例に関して 詳細に説明したが、この説明は単に例示的なものであ り、限定的な意味のものとして解釈してはならない。更 30 に、本発明の実施例の細部における多くの変更及び本発 明の他の実施例は、この説明を参照した本技術分野に通 常に習熟した者にとっては明かであり、且つ実現可能で あることを理解すべきである。例えば、上述の本発明を DRAMに関して説明したが、それらは読取り専用メモ リ(ROM)及びスタティックランダクアクセスメモリ (SRAM) を含めて任意のメモリに対する冗長構成と しても使用され得る。また、1組の行又は列線は4本の 態様で示したが8本でも良くその場合は、冗長度をより 向上させることができる。更に、Nチャンネルトランジ 40 スタはPチャンネルトランジスタに置換することもでき ることや、電界効果トランジスタをパイポーラトランジ スタに置換することも同様である。なお、ここで電界効 果トランジスタと称したものはMOSトランジスタであ り得る。これら構成は、周知の半導体製造技術を用い、 集積回路上に形成される。全てのこのような変更及び他 の実施例は、特許請求の範囲に示されている本発明の真 の範囲及び技術思想内にある。

[0036]

【発明の効果】本発明において開示される発明のうち代 50 6 インバータ群

18 表的なものによって得られる効果を簡単に説明すれば、 次の通りである。

【0037】(1)半導体集積回路チップ内により多く の電気回路を登載することができる。

【0038】(2)サプマイクロン技術で製造される半 導体集積回路で発生する欠陥メモリセルを特にビット不 良を他のフューズ溶断によりプログラム可能な冗長メモ リセルに置換することができる。

【0039】(3) 高速に且つ誤動作のない全メモリ象 限内の不具合メモリセル及び行線短絡不良を救済するた めのメモリセル冗長機構を提供することができる。

【0040】(4)製造歩留まりを向上できる半導体集 積回路装置を提供することができる。

[0041]

【図面の簡単な説明】

【図1】半導体メモリチップの平面図である。

【図2】図1のチップのポンドパッド配置図である。

【図3】半導体メモリ装置の出力ピン配置図である。

【図4】 従来のアドレス一致回路である。

【図5】16MDRAMに使用することができるアドレ ス一致回路である。

【図6】64DRAMの欠陥メモリセルを補償するため の冗長機構である。

【図7】欠陥メモリ数と冗長度を歩留率によって表した 相関図である。

【図8】フューズデコーダとメモリブロックの接続関係 を示した回路図である。

【図9】複数のフューズデコーダを有したアドレス一致 検知回路である。

【図10】 RRA (行冗長アドレス) 発生器の回路図で ある。

【図11】RRDEC(行冗長デコーダ)の回路図であ

【図12】RRX(行冗長Xファクタ)発生器の回路図 である。

【図13】RRXE(行冗長Xファクタ評価)の回路図 である。

【図14】RRQS(行冗長象限選択)の回路図であ

【図15】RXDEC (冗長Xワードデコーダ) の回路 図である。

【図16】 RRDSP (行冗長デコーダセット信号) 発 生器の回路図である。

【図17】RRATSTの回路図である。 【符号の説明】

2 トランジスタ群

3 Pチャンネルトランジスタ

4、164 溶断フューズ

5、8、162 インパータ

```
20
                                206 アドレスパス
  「NAND」ゲート
                                208 フューズデコーダ
10 半導体チップ
                                210 インパータ
166、168、170、172 電界効果トランジス
                                212 フューズ
                                214, 218, 219, 220, 221, 222, 2
101 メモリプロック
                                23 トランジスタ
102 インパータ群
                                216 冗長機構起動トランジスタ
103 フューズデコーダ
                                224 アドレス一致検出「NAND」ゲート
104 冗長アドレス不一致信号発生装置
                                225 アドレス不一致検出「NOR」ゲート
    冗長アドレス一致信号発生装置
105
                             10 226 アドレス一致信号発生インバータ
106 主メモリ行群選択回路
                                300 冗長付勢ライン
107 行線選択回路
                                302
                                    冗長選択ライン
108 メモリプロック選択回路
                                304 メモリプロック
111 主メモリプロック
                                306 冗長行
112 行線群選択選択回路
                                308 プリデコーダ
113 行線選択回路
                                312 MS信号
202 欠陥メモリ
                                 【表1】
204 冗長メモリ
                     歩留制限(プロック単位)
                                      解読器数 冗長語線数
           型 冗長方式
           A 全任意 8 語 / 4 M (3 2 解読器 / 3 2 M)
                                      64個
                                            512本
```

全任意 8語/4M(32解読器/32M)

全任意 2語/2M (2解読器/16M)

2語/512K (2解読器/2M)

E 半固定 4 語 / 5 1 2 K (1 2 解読器 / 1 6 M) 1 2 個

[図3]

С

固定

400 MLLS. X1 X4 X4 28 b vss vss VDD VOD [Ö 27 D Q DQ3 26 D NC DQ2 DQO D NC [3 Das ₩ 25 CAS CAS W 24 D NC 6 23 D A9 A9 RAS RAS (15 28/24 PIN A11 A11 0 400x725 C/P 50J 725 MLLS NOM. 20] A8 A8 19] A7 A7 18] A6 A6 A10 A 10 9 10 AO AO ΑI Αī 17 D A5 A5 ΑZ A2 | 12 16 5 44 84 A3 A3. [13 15 D VSS VSS VDD [] 14 VDD

【図7】

64個

64個


8個

512本


512本

128本


128本




[図1]




【図2】




【図4】




【図5】




[図6]




【図8】






【図11】




【図12】




【図13】


RRXE




【図14】



【図15】




【図16】



【図17】

RRATST



フロントページの続き

H 0 1 L 27/108

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

THIS PAGE BLANK (USPTO)